europa press | fotos

Portaltic.-Samsung ve en FET apilados en 3D una solución para el problema de densidad de los chips

Representación de transistors organizados en GAA y en FET apilados en 3D
Código:
7608876
Fecha:
19/06/2026
Dimensiones:
786 x 439 (0.08MB)
Fotos del Tema:
1
Pie de Foto:

Representación de transistors organizados en GAA y en FET apilados en 3D
REMITIDA / HANDOUT por SAMSUNG
Fotografía remitida a medios de comunicación exclusivamente para ilustrar la noticia a la que hace referencia la imagen, y citando la procedencia de la imagen en la firma

Firma: SAMSUNG
Para descargar esta foto, entre como abonado o contáctenos:
Teléfono+34 91 359 26 00 - Emailarchivo@europapress.es